PATENT ABSTRACTS OF JAPAN

(11) Publication number: **07066369** A

(43) Date of publication of application: 10.03.95

(51) Int. CI

H01L 27/04

H01L 21/822

H01L 21/314

H01L 21/316

H01L 21/8242

H01L 27/108

(21) Application number: 05210787

(22) Date of filing: 26.08.93

(71) Applicant:

NEC CORP

(72) Inventor:

SUZUKI HIROSHI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To provide a forming method for obtaining a tantalum oxide thin film, in order to improve leak current characteristics of a tantalum oxide film which is investigated about application to the memory capacitance part of a semiconductor device like a high density DRAM, and further to ensure storage charge amount while the capacitance part area is reduced.

CONSTITUTION: A silicon natural oxide film 14 on the surface of a polycrystalline silicon electrode as the lower part electrode of a memory capacitance part which is used in an ultra LSI like a DRAM is eliminated, tantalum oxide films 16a, 16b, ferroelectric material, are formed by a chemical vapor deposition method, and oxidized at 600 C or lower by using oxidation plasma, and then an upper electrode 17 wherein titanium nitride is used in at least the bottom part is formed, thereby completing a capacitance part.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-66369

(43)公開日 平成7年(1995)3月10日

(51) Int.Cl.6

識別記号 庁内整理番号 FI

技術表示箇所

H01L 27/04

21/822

21/314

7352-4M

8832 - 4M7210-4M H01L 27/04

325 J

審査請求 有

27/ 10

請求項の数8 OL (全5頁) 最終頁に続く

(21)出願番号

特願平5-210787

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出願日 平成5年(1993)8月26日

(72)発明者 鈴木 博

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

(修正有)

【目的】高密度DRAM等の半導体装置のメモリ容量部 への適用が検討されているタンタル酸化膜のリーク電流 特性を改善し、さらに、容量部面積の縮小化が進むなか で蓄積電荷量を確保するために、タンタル酸化膜をより 薄膜化するための形成方法を提供する。

【構成】DRAM等の超LSIに用いられるメモリ容量 部の下部電極である多結晶シリコン電極13表面のシリ コン自然酸化膜14を取り除き、化学気相反応法により 高誘電体であるタンタル酸化膜16を形成し、そのタン タル酸化膜を酸化プラズマを用いて、600 C以下で酸 化処理した後、少なくとも底部が窒化チタンを用いた上 部電極工でを形成し容量部を完成させる



【特許請求の範囲】

【請求項1】 DRAM等の超しSIに用いられるメモ **リ容量部の形成工程が、下部電極上に高誘電率を有する** 誘電体薄膜を形成する工程と、次いで、酸化雰囲気中で 前記誘電体薄膜を熱処理する工程と、前記誘電体薄膜上 に上部電極を形成する工程を含むことを特徴とする半導 体装置の製造方法。

【請求項2】 前記下部電極には不純物を注入した多結 晶シリコン膜を用いる。この多結晶シリコン膜表面に存 在する自然酸化膜を、希釈フッ酸を用いて除去し、つづ いて、アンモニアガスを用い、急速加熱方式により、多 結晶シリコン層表面を窒化することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項3】 前記誘電体薄膜はタンタル酸化膜からな り、有機系タンタル原料を用いた化学気相反応法により 形成されることを特徴とする請求項1記載の半導体装置 の製造方法。

【請求項4】 前記熱処理は、酸化雰囲気中でのプラズ マを用いて行われることを特徴とする請求項1記載の半 導体装置の製造方法。

【請求項5】 請求項4記載の熱処理は、基板温度を室 温から600℃以下に保って行われることを特徴とする 請求項1記載の半導体装置の製造方法。

【請求項6】 請求項4記載の酸化雰囲気ガスとして、 を含んだ酸素あるいは窒素ガス、または、これら数種類 のガスを用いたプラズマ処理を行うことを特徴とする請 求項1記載の半導体装置の製造方法。

【請求項7】 請求項6記載の、水分を含んだ酸素ある いは窒素の水分添加量として、1から1000ppmの 水分を含んだ酸素あるいは窒素を用いたプラズマ処理を 行うことを特徴とする請求項1記載の半導体装置の製造 方法。

【請求項8】 前記上部電極には、少なくとも底部に窒 化チタン膜を用いることを特徴とする請求項1の半導体 装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特に、DRAM等に実用される高誘電率薄膜を有 する半導体装置の製造方法に関する。

[0002]

【従来の技術】近年、半導体装置の高集積化が目ざまし く進んでいる。特に、DRAM等の超しSIメモリデバ イスにおいては、高集積化のために、メモリ容量部面積 の大幅な縮小化が要求されている。 メモリ容量部面積を 縮小すると、必然的にメモリ容量が減少する。しかし、 α線によるソフトエラーを防止し、読み出し信号を確保 するには、メモリ容量を減少させるわけにはいかない。

膜を薄膜化したり、メモリ容量部の構造を立体化して、 大きな面積を得たり、容量膜に用いていたシリコン酸化 膜を、シリコン室化膜に置き換えるなどして対処してい たが、薄膜化や立体化は、そろそろ限界を迎えようとし ている

【00003】そこで、メモリ容量部の蓄積電荷量を確保 するために、従来より注目されているタンタル酸化膜 が、DRAM等のメモリ容量部に適用できるかどうか検 討されるようになった。というのは、メンタル酸化膜の 10 比誘電率は約20で、シリコン酸化膜のおよそ5から6 倍であるからである。タンタル酸化膜の形成には陽極酸 化法、スパッタ法、蒸着法、化学気相成長法 (CVD) 等の方法がある。なかでも、化学気相成長法(CVD) を用いて形成したタンタル酸化膜は、優れたステップカ バレッジ特性をもつ。しかし、その膜中は、酸素が不足 した状態になりやすく、これがメモリ容量部のリーク電 流の原因となる。従って、リーク電流を抑えるには、成 膜後、何らかの酸化処理が必要となる。

【0004】図5は、タンタル酸化膜を用いた、一般的 20 なメモリ容量部形成方法の工程順断面図を示す。従来の 技術では、図5(a)に示すような下部電極33上に、 化学気相成長法(CVD)等により、タンタル酸化膜3 6 a を形成する(図5(b))。次に、酸化処理とし て、通常、酸素雰囲気中で、700℃以上の高温熱処理 を行う。この時、タンタル酸化膜は結晶化し、多結晶膜 36bになる(図5(c))。しかるのち、図5(d) のような、上部電極37を形成し、容量部を完成させ る。この方法で形成したメモリ容量部のリーク電流特性 は、ある程度改善されている。しかし、成膜したタンタ ル酸化膜36 a は、高温熱処理の際に、容易に結晶化す る。結晶化したタンタル酸化膜36bには、結晶粒界 や、温度ストレスあるいは格子欠陥に起因する亀裂や微 小欠陥が生じ、これらがリーク電流のパスとなる。また 下部電極33として不純物を注入した多結晶シリコン電 極を用いた場合、タンタル酸化膜形成時にシリコン酸化 膜34aが形成される。また、高温熱処理時には、下部 電極まで酸化が及び、タンタル酸化膜と下部電極の界面 に、シリコン酸化膜の厚い層34bが形成される。従っ て、容量は、タンタル酸化膜36bと、シリコン酸化膜 40 346との合成容量となり、シリコン酸化膜に換算した 容量膜厚(以下、SiO。換算膜厚という)が増加し、 メモリ容量は実質的に低減する

[0005]

【発明が解決しようとする課題】このように、従来の方 法では、高温熱処理によるタンタル酸化膜の結晶化で発 生した、結晶粒界や重裂あるいは微小欠陥がリーク電流 ツバスとなり、リーク電流特性の飛躍的な向上は望めな かった。また、高温熱処理による酸化の行き過ぎで、2 ンプル酸化膜と下部電極の界面に、厚いシリコン酸化膜 そのため、これまでは、メモリ容量部に用いている容量。m を形成し、その結果、 \mathbf{S} $oldsymbol{1}$ \mathbf{O}_2 換算謄厚が増加し、実質 的なメモリ容量が低減してしまう

【0006】本発明の目的とするところは、従来の方法では解決が困難であった、タンタル酸化膜から成る容量部のリーク電流特性の改善と、SiO2換算膜壁の増加を抑え、容量膜そのものの信頼性を向上させることである

[0007]

【課題を解決するための手段】タンタル酸化膜は、650 Cの熱処理で結晶化し、多結晶構造をとる。このとき発生した結晶粒界、危裂、微小欠陥れどがリーク電流のパスとなる。この考え方に基づき、本発明は、タンタル酸化膜の結晶化が起こらない温度(約600 C以下)に基板温度を維持し、成膜直後のアモルファス構造を保つことで、結晶粒界や亀裂や微小欠陥の発生を抑え、リーク電流特性の著しい改善を行うものである。また、酸化プラズマ中の活性酸化種を用いて、タンタル酸化膜を十分酸化するとともに、酸化種が膜中深くに影響しないよりつとを利用して、タンタル酸化膜と下部電極界面に、シリコン酸化膜が形成されることを防止し、SiO2換算膜厚の増加を抑えることを特徴としている。

【実施例】本発明の詳細を、実施例を示しながら説明す

[8000]

る。図1は、本発明の実施例を説明するための工程順断 面図である。図1(a)に示すように、まず、P型シリ コン基板11上に、LOCOSにより素子分離領域12 を形成する。次に、基板上11に、化学気相成長法によ り多結晶シリコン膜を堆積後、リン(P)を熱拡散によ り導入し、通常のリソグラフィと、エッチング技術によ りスタック型多結晶シリコン下部電極13を形成する。 このとき、下部電極表面には、シリコン自然酸化膜14 が形成されている。このシリコン自然酸化膜14を、希 釈フッ酸(DHF)を用いて洗浄し、除去する(図1 (b))。その後直ちに、下部電極表面に、アンモニア ガスを用いて、約900℃、10分間の急速熱窒化(R TN) 処理を施す。このとき、図1(c)のように、多 結晶シリコン下部電極表面には、シリコン窒化膜15が 形成される。シリコン窒化膜15は、この後の、タンタ ル酸化膜形成時や、タンタル酸化膜の酸化処理時に、タ ンタル酸化膜16aと下部電極13との界面で起こる酸 化を抑え、シリコン酸化膜の形成を防止する役割を果た す。次に、原料ガスとしてタンタルペンタエトキシ (T a (OC: 115) 5) と、反応ガスとして酸素ガスを用 い、減圧化学気相成長(LPCVD)法により、多結品 シリコ下部電極上に、膜厚約100オングストロームの タンタル酸化膿16aを形成する(図1(d)) その 後、基板温度を600 C以下に除る、酸素フラズマ雰囲 🛧 気中で、タンタル酸化膜 1.6 a に酸化処理を施す。この 時の処理温度は、タンタル酸化膜が結晶化する温度より 低いわで、酸素プラズで処理われと、タンタル酸化膜エ 6 b は、成膜直後と同じアモルファス状態を保ってい。

る。次いで、タンクル酸化膜 1.6 b 1.6 に、反応性スパック法により、室化チタン上部電極 1.7 (図 1.0())を形成する

4

【0.009】上記説明においては、酸化雰囲気ガスとして酸素(O_2)を用いたが、亜酸化窒素(N_2 O)、水分を含んだ酸素あるいは窒素、または、これら数種類のガスを用いた場合においても本発明の効果はある

【0010】こうして完成されるメモリ容量部は、例えば、図2に示すようにスイッチング・トランジスタと組 10 み合わせて、DRAM等に利用される

【0011】さて、本実施例により形成した容量部のリーク電流特性を測定した結果を図3に示す。下部電極表面に急速熱窒化(RTN)処理を施した後、タンタル酸化膜を形成し、次に、酸素プラズマ中で、400℃、10分間の酸化処理を行った試料の特性は、図3(b)のようになる。同様に、下部電極表面をRTN処理した後、タンタル酸化膜を形成し、酸化性雰囲気中で、700℃以上の高温熱処理を施した試料の特性は、図3

(c) のようになる。これらの結果から、酸素プラズマ 処理したものは、電圧 (Vg) が約1.2 (V) 以上 で、リーク電流が格段に小さいことがわかる。電流密度 が1×10⁻⁸ (A/c m²) の場合、容量部にかかる電 圧は、700℃以上の酸素中高温熱処理したものは約 1.3 (V) であるのに対して、400 Cの酸素プラズ マ処理したものは約1.8 (V)と、酸素プラズマ処理 によってリーク電流特性が大幅に改善されている。ま た、図4に示すように、タンタル酸化膜形成後、無処理 の試料(図4 (a)) のSiO2 換算膜圧は約26.3 (オングストローム)で、酸素プラズマ処理を行ったも 30 の(図4(d))は約26.6 (オングストローム)で ほとんど増加しない。しかし、酸素中で、高温熱処理し たもの(図4(c))は、下部電極表面をRTN処理 し、窒化膜を形成したものにもかかわらず、下部電極と タンタル酸化膜の界面に、厚いシリコン酸化膜が形成さ れたため、 SiO_2 換算膜厚は32.4 (オングストロ 一ム)に増加する。

[0012]

【発明の効果】以上説明したように本発明は、DRAM等の超しSIに用いられるメモリ容量部の形成工程に、多結晶シリコン下部電極表面のシリコン自然酸化膜を取り除く工程と、化学気相反応法により、高誘電率を有す。るタンクル酸化膜を形成する工程と、形成したタンクル酸化膜を、酸素フラズでを用いて、600 C以下で酸化処理する工程と、少なくとも、底部に窒化チタンを用いた上部電極を形成する工程を含む。

【0013】本発明では、タンタル酸化膜を、酸素フラズマを用いて、600で以下で酸化処理するので、タンタル酸化膜はアモルファス状態に維持される。このため、リーク電流のハスとなる結晶粒界や亀翼や微小欠陥が発生しないので、メモリ容量部のリーク電流特性を著

6

しく向上することができる。また、本発明では、タンタル酸化膜と下部電極の界面に、厚いシリコン酸化膜の形成されないので、メモリ容量部のSiO:換算膜厚は増加せず、容量絶縁膜の薄膜化ができる。従って、リーク電流が少なく、蓄積電荷量が大きい半導体装置用のメモリ容量デバイスを製造することができる。

【図面の簡単な説明】

【図1】本発明の実施例を説明するための工程順断面図 である

【図2】上記実施例をDRAMセルに適用した例図である。

【図3】上記実施例の効果を説明するための、リーク電流特性を示すグラフである。

【図4】上記実施例の効果を説明するための、タンタル酸化膜のSiO2換算膜厚を示すグラフである。

【図5】従来の半導体装置の製造方法を説明するための

工程順断面図である

【符号の説明】

TT. 3 T P型シリコン基板

12.32 素子分離領域

13、33。」多結晶シリコン下部電極

14.34a シリコン自然酸化膜

1.5 シリコン室化膜

16a, 16b, 36a, 36b タンタル酸化膜

17,37 上部電極

0 21 シリコン基板

22 素子分離領域


23 スタック型メモリ容量部

24 ビット線


25a. 25b ワード線

26 スイッチング・トランジスタ


【図1】




【図3】




[図4]




[]엑크]



[国5]





フロントページの続き

(51) Int. Cl. 6

H 0 1 L 21 316

21/8242

27 108

識別記号 庁内整理番号

S 7352-4M

FΙ

技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

D	efects in the images include but are not limited to the items checked:
٥	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
•	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.